- 1:第一章 计算机系统概论
- 1.1:计算机解题过程：
- 1.2:计算机系统的层次结构：
- 1.3:计算机体系结构和计算机组成：
- 1.4:冯·诺伊曼计算机的特点
- 1.5:计算机硬件框图
- 1.6:计算机的工作步骤：
- 1.7:计算机硬件的主要技术指标
- 2:第二章 计算机的发展及应用
- 2.1:计算机的发展史
- 2.2:计算机的应用
- 2.3:计算机的展望
- 3:第三章 系统总线
- 3.1:总线的基本概念
- 3.2:总线的分类
- 3.3:总线特性及性能指标
- 3.4:总线结构
- 3.5:总线控制
- 4:第四章 存储器
- 4.1:概述
- 4.2:主存储器
- 4.3:半导体存储芯片简介
第一章 计算机系统概论
计算机解题过程：
计算机系统的层次结构：
|
VM4
|
高级语言
|
虚拟机器M4
|
Advanced Language machine
|
|
VM3
|
汇编语言
|
虚拟机器M3
|
Assembly Language machine
|
|
VM2
|
操作系统
|
虚拟机器M2
|
Operating System machine
|
|
软硬件分界线（上软下硬）
|
|||
|
RM1
|
机器语言
|
传统机器M1
|
Traditional machine
|
|
RM0
|
微指令系统
|
微程序机器M0
|
Microprogram machine
|
计算机体系结构和计算机组成：
冯·诺伊曼计算机的特点
计算机硬件框图
1.以存储器为中心
2.现代计算机硬件框图
计算机的工作步骤：
1.上机前准备
2.计算机的解题过程
存储器的基本组成
运算器的基本组成及操作过程
|
ACC
|
MQ
|
X
|
|
|
加法
|
被加数/和
|
加数
|
|
|
减法
|
被减数/差
|
减数
|
|
|
乘法
|
乘积高位
|
乘数/乘积低位
|
被乘数
|
|
除法
|
被除数/余数
|
商
|
除数
|
|
减法操作过程
|
|
|
指令
|
减丨M
|
|
初态
|
ACC <- 被减数
|
|
X <- [m]
|
|
|
[ACC]-[X] -> ACC (ALU)
|
|
|
乘法操作过程
|
|
|
指令
|
乘丨M
|
|
初态
|
ACC <- 被乘数
|
|
MQ <- [M]
|
|
|
X <- [ACC]
|
|
|
ACC <- 0
|
|
|
[x]✖️[MQ] -> ACC || MQ
|
|
|
除法操作过程
|
|
|
指令
|
除丨M
|
|
初态
|
ACC <- 被除数
|
|
X <- [M]
|
|
|
ACC ÷ [X]-> MQ
|
|
|
余数存在ACC中
|
|
控制器的基本组成
| 取指令 PC | 取指 访存
完成一条指令-》| 分析指令 IR | 取指 访存
| 执行指令 CU | 执行 访存
主机完成一条指令的过程
计算机硬件的主要技术指标
1.机器字长
CPU一次能处理数据的位数
2.运算速度
| 主频 | |
| 吉普森法 | |
| MIPS | 每秒执行百万条指令 |
| CPI | 执行一条指令所需时钟周期数 |
| FLOPS | 每秒浮点运算次数 |
3.存储容量
即存储二进制信息的总位数
| 主存容量 | 存储单元个数✖️存储字长 | ||
| MAR | MDR | 容量 | |
| 10 | 8 | 1K✖️8位 | |
| 16 | 32 | 64K✖️32位 | |
| 字节数： | |||
| 如： | 213b=1KB <- 1B=23bit | ||
| 221b=256KB | |||
| 辅存容量 | 字节数 | 80GB <- 1G=230B | |
第二章 计算机的发展及应用
具体题型：不明
计算机的发展史
摩尔定律
计算机的应用
计算机的展望
芯片集成度提高受到的三方面限制
芯片集成度手物理极限的制约
按几何级数递增的制作成本
芯片的功耗，散热，线延迟
替代传统的硅芯片
1.光计算机
利用光子取代电子进行运算和存储
2.DNA生物计算机
通过控制DNA分子之间的生化反应
3.量子计算机
利用原子所具有的量子特性
第三章 系统总线
总线的基本概念
为什么要用总线
什么是总线
总线是连接各个部件的信息传输线，是各个部件共享的传输介质
总线上信息的传送
串行、并行
总线结构的计算机举例
1.面向CPU的双总线结构框图
2.单总线结构框图
3.以存储器为中心的双总线结构框图
总线的分类
1.片内总线
芯片内部的总线
2.系统总线
计算机各部件之间的信息传输线
| 数据总线 | 双向 | 与机器字长、存储字长有关 |
| 地址总线 | 单向 | 与存储地址、I/O地址有关 |
| 控制总线 | 有入有出 |
3.通信总线
用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信
传输方式：串行通信总线、并行通信总线
总线特性及性能指标
总线物理实现
总线特性
| 机械特性 | 尺寸、形状、管脚数及排列顺序 | |
| 电气特性 | 传输方向和有效的电平范围 | |
| 地址 | ||
| 功能特性 | 每根传输线的功能 | 数据 |
| 控制 | ||
| 时间特性 | 信号的时序关系 | |
总线的性能指标
| 总线宽度 | 数据线的根数 |
| 标准传输率 | 每秒传输的最大字节数（MBps）注意区分MBps和Mbps |
| 时钟同步/异步 | 同步/不同步 |
| 总线复用 | 地址线与数据线复用 |
| 信号线数 | 地址线、数据线和控制线的总和 |
| 总线控制方式 | 突发工作、自动配置、仲裁方式、计数方式 |
| 其他指标 | 负载能力、电源电压、总线能否扩展 |
总线标准
| ISA |
| EISA |
| VESA(lv-BUS) |
| PCI |
| AGP |
| RS-232 |
| USB |
总线结构
一、单总线结构
见总线结构的计算机举例——2.单总线结构框图
二、多总线结构
1.双总线结构
2.三总线结构
DMA(Direct Memory Access)：直接存储器访问
优点：控制简单，适用于数据传输率很高的设备进行组传送
缺点：在DMA控制器访内阶段，内存效能未充分发挥，相当一部分内存工作周期是空闲的
3.三总线结构的又一形式
Cache：高速缓冲存储器
v(CPU)>>v(Memory)，CPU直接从内存读取数据时要等待一定时间周期，Cache可保存CPU刚用过/循环使用的一部分数据，若CPU再次使用该数据则直接从Cache中调用，避免重复存取数据，减少了CPU等待时间，提高了系统效率
CPU<->一级Cache<->二级Cache
SCSI(Small Computer System Interface)：小型计算机系统接口，多用于存储设备（如硬盘）或周边设备（如打印机、扫描仪等）
Modem：调制解调器，俗称“猫”，用于信号转换，可将计算机的数字信号翻译成可通过电话线传送的脉冲信号，也可反向转换（接收信号端）
4.四总线结构
三、总线结构举例
1.传统微型机总线结构
2.VL-BUS局部总线结构
3.PCI总线结构
4.多层PCI总线结构
（上述4个结构详见PPT）
北桥芯片：距离CPU较近，负责与CPU联系并控制内存，AGP，PCI数据在北桥内部传输，提供对CPU类型、主频、系统的前端总线频率、内存的类型和最大容量、ISA（已淘汰）/PCI/AGP/PCIE插槽、ECC纠错等支持，整合性芯片组的北桥芯片还集成了显示核心。
南桥芯片：负责I/O总线间的通信，如PCI总线、USB\LAN\ATA\STA\音频控制器……这些技术相对较稳定，所以不同芯片组中南桥可能一样。
总线控制
总线判优控制
1.基本概念
| 主设备（模块） | 对总线有控制权 | |
| 从设备（模块） | 响应从主设备发来的命令 | |
| 链式查询 | ||
| 集中式 | 计数器定时查询 | |
| 独立请求方式 | ||
| 总线判优控制 | ||
| 分布式 | ||
2.链式查询方式
BS-总线忙 BR-总线请求 BG-总线同意
3.计时器定时查询方式
BS总线忙 BS总线请求
4.独立请求方式
BG总线同意 BR总线请求
总线通信控制
1.目的
解决通信双方协调配合问题
2.总线传输周期
| 申请分配阶段 | 主模块申请，总线仲裁决定 |
| 寻址阶段 | 主模块向从模块给出地址和命令 |
| 传数阶段 | 主模块和从模块交换数据 |
| 结束阶段 | 主模块撤销有关信息 |
3.总线通信的四种方式
| 同步通信 | 由统一时标控制数据传送 |
| 异步通信 | 采用应答方式，没有公共时钟标准 |
| 半同步通信 | 同步、异步结合 |
| 分离式通信 | 充分挖掘系统总线每个瞬间的潜力 |
（1）同步式数据输入
（2）同步式数据输出
（3）异步通信
（4）半同步通信（同步、异步结合）
| 同步 | 发送方用系统时钟前沿发信号，接收方用系统时钟后延判断、识别 |
| 异步 | 允许不同速度的模块和谐工作，增加一条“等待”响应信号 |
| 以输入数据为例的半同步通信时序 | |
| T1 | 主模块发地址 |
| T2 | 主模块发命令 |
| Tw | 当“等待”为低电平时，等待一个T |
| Tw | 当“等待”为低电平时，等待一个T |
| ... | ... |
| T3 | 从模块提供数据 |
| T4 | 从模块撤销数据、主模块撤销命令 |
上述三种通信共同点
一个总线传输周期（以输入数据为例）
| 主模块发地址、命令 | 占用总线 |
| 从模块准备数据 | 不占用总线 总线空用 |
| 从模块向主模块发数据 | 占用总线 |
（5）分离式通信
充分挖掘系统总线每个瞬间的潜力
一个总线传输周期
| 子周期1 | 主模块申请占用总线，使用完后即放弃总线的使用权 |
| 子周期2 | 从模块申请占用总线，将各种信息送至总线上 |
分离式通信特点
1.各模块有权申请占用总线
2.采用同步方式通信，不等对方回答
3.各模块准备数据时，不占用总线
4.总线被占用时无空闲
充分提高了总线的有效占用
第四章 存储器
概述
一、存储器分类
1.按存储介质分类
| 半导体存储器 | TTL，MOS | 易失 |
| 磁表面存储器 | 磁头、磁载体 | 非易失 |
| 磁芯存储器 | 硬磁材料、环状原件 | |
| 光盘存储器 | 激光、磁光材料 |
2.按存取方式分类
（1）存取时间与物理地址无关（随机访问）
| 随机存储器 | 在程序执行过程中可读可写 |
| 只读存储器 | 在程序执行过程中只读 |
（2）存取时间与物理地址有关（串行访问）
| 顺序存储存储器 | 磁带 |
| 直接存储存储器 | 磁盘 |
3.按在计算机中的作用分类
| 存储器 | 主存储器 | RAM | 静态RAM |
| 动态RAM | |||
| ROM | MROM | ||
| PROM | |||
| EPROM | |||
| EEPROM | |||
| FLASH MEMORY | |||
| 高速缓冲存储器（Cache） | |||
| 辅助存储器 | 磁盘、磁带、光盘 | ||
二、存储器的层次结构
1.存储器三个主要特性的关系
2.缓存——主存层次和主存——辅存层次
| 主存储器 | 虚拟存储器 |
| 实地址 | 虚地址 |
| 物理地址 | 逻辑地址 |
主存储器
一、概述
主存的基本组成
主存和CPU的关系
主存中存储单元地址的分配
设地址线24根 按字节寻址 224 = 16M
若字长为16位 按字寻址 8M
若字长为32位 按字寻址 4M
主存的技术指标
（1）存储容量
主存存储二进制代码的总位数
（2）存储速度
存取时间：存储器的访问时间，读取时间、存入时间
存取周期：连续两次独立的存储器操作，（读或写）所需的 最小间隔时间，读周期、写周期
（3）存储器的带宽
位/秒
半导体存储芯片简介
1.半导体存储芯片的基本结构
片选线 
读/写控制线 
低电平写，高电平读 | 
允许读 | 
允许写
| 地址线（单向） | 数据线（双向） | 芯片容量 |
| 10 | 4 | 1K✖️4位 |
| 14 | 1 | 16K✖️1位 |
| 13 | 8 | 8K✖️8位 |
存储器片选线的作用
2.半导体存储芯片的译码驱动方式
（1）线选法
（2）重合法
